FPGA——XILINX原语（1）

FPGA——XILINX原语（1）

1.时钟组件

时钟结构
在这里插入图片描述
在这里插入图片描述

（1）BUFG

在这里插入图片描述
输入输出

在这里插入图片描述

（2）BUFH

在这里插入图片描述
输入输出

在这里插入图片描述

（3）BUFR

可以进行分频，就不用进入PLL了

在这里插入图片描述
输入输出
在这里插入图片描述

（4）BUFIO

在这里插入图片描述
输入输出
在这里插入图片描述

（5）使用场景

在这里插入图片描述

2.IO端口组件

在这里插入图片描述

HR是3 HP是2
在这里插入图片描述

（1）IDDR

其中 ILOGICE3的结构
在这里插入图片描述

其中
IDDR：输入数据的双沿采样，是ILOGIC块中专用的寄存器，用于实现输入数据双沿采样。

IDDR工作模式：
OPPOSITE_EDGE mode ；
SAME_EDGE mode ；
SAME_EDGE_PIPELINED mode；

常用的模式为 SAME_EDGE_PIPELINED mode
在这里插入图片描述
原语
在这里插入图片描述

（2）ODDR

ODDR ：输出数据的双沿采样，是OLOGIC块中专用的寄存器，用于实现输出数据双沿采样
在这里插入图片描述
ODDR工作模式：
OPPOSITE_EDGE mode ；
SAME_EDGE mode ；

常用 SAME_EDGE mode ；
在这里插入图片描述
原语
在这里插入图片描述

（3）IDELAY

在这里插入图片描述
在这里插入图片描述